⑩ 日本国特許庁(JP)

⑩ 特 許 出 願 公 開

⑫ 公 開 特 許 公 報 (A) 昭61-105582

<pre>⑤Int.Cl.⁴</pre>	識別記号	庁内整理番号		❸公開	昭和61年(198	86) 5 月23日
G 09 F 9/30 G 02 F 1/133 H 01 L 27/12 29/78	118	6615-5C D-8205-2H 7514-5F 8422-5F	審査請求	未請求	発明の数 2	(全5頁)

四発明の名称 薄膜トランジスタマトリツクスとその製造方法

安

0)特 類 昭59-227046

宏

②出 願 昭59(1984)10月29日

⑫発 . 明 渚 Ш 悟 明 ⑦発 者 冲 賢 ぴ発 明 者 友 孝 松 本 13:00 願 富士通株式会社 人 少代 理

那

須

弁理士 松岡 宏四郎

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 川崎市中原区上小田中1015番地

富士通株式会社内 富士通株式会社内

川崎市中原区上小田中1015番地

1. 発明の名称

⑫発

明者

薄膜トランジスタマトリックスとその製造方法 2.特許請求の範囲

(1)半導体薄膜の活性層、ゲート絶経層、および ドレイン、ソース、ゲートの3電極から成る個々 の薄膜トランジスタのゲート間およびドレイン間 をそれぞれ第1あるいは第2のバスラインで接続 した薄膜トランジスタマトリックスにおいて、第 1のパスラインと重なり、第2のパスラインと接 することのないよう切断された第1のバスライン の補助バスラインが設けられたことを特徴とする 薄膜トランジスタマトリックス。

(2)半導体薄膜の活性層、ゲート絡緑層、および ドレイン、ソース、ゲートの3電極から成る個々 の薄膜トランジスタのゲート間およびドレイン間 をそれぞれ第1あるいは第2のバスラインで接続 した薄膜トランジスタマトリックスを作る方法に おいて、絶縁基板上に第1のバスラインで接続さ れたゲート電極を形成する工程、同一基板上にゲ

ート電極を埋めるゲート絶縁膜および半導体活性 膚を順に形成し、半導体活性層にオーミック接触 がとれるようにソース電極およびドレイン電極を 形成する工程、ソース電極に接続するように表示 電極を形成する工程、第1/第2パスライン間の 層間絶縁膜を形成する工程、ドレイン電極上に第 2のバスラインを形成する同一工程によって第1 のバスラインと重なり、かつ、第2のバスライン に接しない切断された第1のバスラインの補助バ スラインを形成する工程、を含むことを特徴とす る薄膜トランジスタマトリックスの製造方法。

(3)第1のパスラインと第2のパスラインおよび 第1のパスラインの補助パスラインとは、互いに 選択エッチング性をもつ材料を用いることを特徴 とする特許請求の範囲第2項記載の方法。

4) 第2のパスラインと第1のパスラインの補助 パスラインはリフトオフ法で形成されることを特 徴とする特許請求の範囲第2項記載の方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は薄膜トランジスタマトリックスとその 製造方法、詳しくは液晶等の平面型表示パネルに 用いる薄膜トランジスタマトリックスの構成およ びその製造方法に関し、特に各トランジスタを接 続するバスラインの断線確率を低減することがで きる構成と製造方法に係るものである。

〔従来の技術〕

第3図に液晶等の平面型表示パネルの1 画素が 平面図で示され、同図において、1 はゲートバス ライン、2 はゲート電極、3 はドレイン電極、4 はソース電極、5 は表示電極、6 は層間絶縁膜、 7 はドレインパスライン、をそれぞれ示し、縦方 向に各トランジスタのゲート2 はゲートパスライ ン1 でつながり、表示電極5 はトランジスタのソース電極4 に接続されている。

図示のトランジスタは薄膜トランジスタで形成れ、ゲート電極 2 に電圧が甲加されるとトランジスタのチャネルが関き、ドレイン側からの信号が 画素に書き込まれる。表示装置においては、かか る画素がマトリックス状に配置されているのでそ

るが、補助ゲートバスラインを形成しておくと、ゲートバスライン 1 が部分 1bで断線しても、 2 層目の補助ゲートバスライン 1 aが存在するので全体としてみたときゲートバスラインの断線はないことになる。かかる 2 層目の補助ゲートバスラインは別に 1 工程追加して形成しなければならないところに問題がある。

(問題点を解決するための手段)

(;;;

れを薄膜トランジスタマトリックスと呼称する。 (発明が解決しようとする問題点)

従来、専膜トランジスタマトリックスにおいて、パスラインは一重で用いるか、またはドレイン、ゲートそれぞれ個々に二重パスライン構成とすることで断線対策がとられてきた。しかし、前者は大型パネル製造工程においては数十ミクロン程度の幅の細いものが形成され、ゴミ等に対して弱く断線確率が大で大型パネルの欠陥を少なくしようとする要求に合致しない問題がある。また、後者はフォトリソグラフィ工程が2倍に増加し、コスト高の原因となる問題がある。

第4図を参照すると、第3図の妻子を形成した 後にドレインバスライン1を形成するには、ゲート/ドレインバスライン間の層間絶縁膜6を形成 し、しかる後にドレインバスライン1を形成し、 各トランジスタのドレイン電極3を横方向に接続 する。通常はゲートバスラインを形成した後引続 き補助ゲートバスラインを第4図に示す如く切断 のないように形成した後、あとのプロセスを続け

る工程、同一基板上に順にゲート電極を埋めるゲ - ト絶縁膜および半導体活性層を順に形成し、半 導体活性層にオーミック接触がとれるようにソー ス盤極およびドレイン電極を形成する工程、ソー ス電極に接続するように表示電極を形成する工程、 第1/第2バスライン間の層間絶縁膜を形成する 工程、ドレイン電極上に第2のバスラインを形成 する同一工程によって第1のパスラインと重なり、 かつ、第2のバスラインに接しない切断された第 1のパスラインの補助パスラインを形成する工程、 を会むことを特徴とする薄膜トランジスタマトリ ックスの製造方法を提供することによって達成さ れ、前記第1のパスラインと第2のパスラインお よび第1のバスラインの補助バスラインとは、互 いに選択エッチング性をもつ材料を用いるか、ま たは第2のバスラインと第1のバスラインの補助 バスラインはリフトオフ法で形成する。

(作用)

本発明は、ゲート、ドレインバスライン形成工 程の一方の工程で他方のバスラインの一部を二重

と同じもので、かつ、同じ方法で形成される。図

示の薄膜トランジスタはマトリックス状に多数配置され、個々のトランジスタのゲート間およびド

レイン間はそれぞれのパスライン(第1のパスラ

インと第2のパスライン)で接続される。第1図

の実施例においては、ドレインパスライン17のパ ターニングと同時になすパターニングで補助ゲー

トパスライン18を形成したもので、補助ゲートバ

スラインはゲートバスラインと重なり、ドレイン

パスライン (第2のパスライン) に接することの

ないよう図示の如く切断されている。補助ゲート

バスラインは、ドレインバスライン17のパターニ

ングに使用するフォトマスクパターンに補助ゲー

トバスライン18のためのパターンを追加するだけ

次に、第2図を参照して第1図の実施例を形成

する工程を説明する。第2図向から向までは第1 図のAA線に沿う断面図、第2図(f)は第1図のB-

「は成とすることにより、工程数を増やすことにより、工程数を増やすことにより、工程数を増やすることにより、スタの構成とその製造方法を提供することを表するものであり、同一フォトリックラフにはないのうち前記がスラインを登しない。ない料料スラインの方式で、大工工工が分によるである。である。

「は成さるものである。工程を増やするとのである。

(実施例)

以下、図面を参照して本発明の実施例を詳細に 説明する。

第1図に本発明の第1実施例が平面図で示され、同図において、11はゲートバスライン、12はゲート電極、13はドレイン電極、14はソース電極、15は表示電極、16はゲート/ドレインバスライン間層間絶縁膜、17はドレインバスライン、をそれぞれ示し、これらは第3図、第4図に示されるもの

を残す代りに、第1図に点線で示すように、表示 電極15、補助ゲートバスライン18、ドレイン電極 13のための窓関きをしてもよい。

第2图(e):

第2図(a):

で形成可能である。

B線に沿う断面図である。

ドレインバスライン17を形成する。そのためにはゲートバスライン11がクロムで形成されているときには、クロムに対し選択エッチング性をもつアルミニウムを全面に被着し、それをマスクを用いるフォトリソグラフィ法でパターニングしてドレインバスライン17を形成するが、そのとき、同じマスクを用いて補助ゲートバスライン18を形成する。補助ゲートバスライン18は第1図のB-B線に沿う断面図である第2図(に示される。

ゲートバスライン11と補助ゲートバスラインを 互いに選択エッチング性をもつ材料で形成する理 由は、そうでないと、補助ゲートバスラインのバ ターニングのときそれに断線部分があると、その 下のゲートバスラインも補助ゲートバスラ インも共に断線し、せっかく形成した補助ゲート

絶縁性基板 20上にゲート電極材料を蒸着しそれ をパターニングする通常の工程で、ゲート電極 12 を形成する。

第2図(6):

次いで、全面にゲート絶縁膜 21、アモルファスシリコン (またはポリシリコン、カドミウム・セーレン (CdSe) 、硫化カドミウム (CdS)、テルル(Te) でもよい) の半導体活性層 22を順に形成する。

第2図(1):

半導体層 22、ゲート絶縁膜 21をパターニングし、次いで、電極材料を全面に被着し、それをパターニングしてソース電極 13、ドレイン電極 14を形成する。

第2図(d):

要示電極(透明電極)15を形成する。透明電極 形成後に層間絶縁膜16を形成するが、これは第2 図の断面図には現れない。

層間絶縁膜16の形成において、全面に絶縁膜を 形成しそれを部分的に除去して層間絶縁膜16のみ

--675 --

特開昭61-105582(4)

バスラインがなんの用もなさない結果になるから、 それを避けるためである。

なんらかの理由によって補助ゲートバスライン 材料が前記した選択エッチング性をもたない場合、 例えば、ゲートバスラインがクロムで形成され、 補助ゲートバスラインをチタンで形成したいとき には、補助ゲートバスラインの形成は、クロムに 影響することのない溶媒を用いるリフトオフ法に より、補助ゲートバスラインの形成がゲートバス ラインを損なうことのないようにする。

以上に説明した実施例は逆スタガード型であるが、本発明は第2図(5)に示す第2の実施例であるるスタガード型にも及ぶ。このスタガード型にも及ぶ。このスタガード型にも及ぶ。このスタガード型にもないにないた。 アー・バスラインを形成する。 第1の実施例においては、ゲート 種極を作った後になったいで、第2のバスライン)を作るラインとか成したが、第2の実施例では、ソース、ド

レイン電極は先に作られているので、ゲートバス ラインを作ると同時にドレインバスラインと重な る補助ドレインバスラインを作るのである。

(・発明の効果)

以上説明したように本発明によれば、工程数を 増やすことなくバスラインを二重に構成しうるの で、低コストでバスラインの断線欠陥のない薄膜 トランジスタマトリックスの製造に効果大である。 4.図面の簡単な説明

第1図は本発明実施例の平面図、第2図(a)から(e)までは本発明の方法実施工程を第1図のA-A線に沿う断面で示す断面図、第2図(f)は第2図(e)の工程における第1図B-B線に沿う断面図、第2図(a)は本発明第2実施例の第2図(e)に類似の断面図、第3図と第4図は従来法による薄膜トランジスタの形成を示す平面図である。


図中、11はゲートバスライン、12はゲート電極、13はドレイン電極、14はソース電極、15は表示電極、16はゲート/ドレインバスライン間の層間絶縁膜、17はドレインバスライン、18は補助ゲート

バスライン、をそれぞれ示す。

(::


特 許 出願人 富士通株式会社 一次部 代理人 弁理士 松 岡 宏四郎(空間)

练 1 58




第 2 図








第 2 图





第 2 図











(f)

笛 / 図

